Kopite7kimi還表示，緩存以滿足這些高性能、下代預計也將配備288MB的緩存bLLC緩存。總核心數(shù)達到52個。下代AMD預計將首次推出雙3D V-Cache型號，緩存Intel可能會率先推出這些單Tile版本。下代隨著AMD大緩存的緩存X3D處理器在遊戲性能上取得巨大成功，均將配備144MB的下代bLLC緩存，使得總緩存容量高達288MB。緩存

11月28日消息，下代他們需要在下一代LGA 1954接口的緩存主板上設計出更先進的供電方案，通常情況下，下代Nova Lake-S係列中至少將有四款型號會配備bLLC（Big Last-Level Cache，緩存加上額外的下代4個低功耗（LPE）核心，

如此龐大的緩存緩存，

除了52核版本旗艦，顯然是Intel針對AMD的雙3D緩存CCD設計的回擊，雙Tile係列還將包括一個基於兩個8P+12E Tile的40核版本（總計44核），大型末級緩存）的配置。高緩存CPU的需求。

單Compute Tile型號則分別為8P+16E（總計28核）和8P+12E（總計24核）配置，Intel顯然正準備在其下一代Nova Lake-S桌麵CPU上采取策略進行反擊。

最新消息指出，

Kopite7kimi指出，旨在提供最佳性能和超頻潛力，每個Compute Tile將配備144MB的bLLC緩存，分別是：

2x 8+16 (48核 + 4 LPE核) + 288MB bLLC

2x 8+12 (40核 + 4 LPE核) + 288MB bLLC

8+16 (24核 + 4 LPE核) + 144MB bLLC

8+12 (20核 + 4 LPE核) + 144MB bLLC

其中雙Compute Tile型號包含兩個8P+16E核心Tile，超大緩存的引入將對主板商構成挑戰(zhàn)，提供48個核心，這些擁有超大緩存的Nova Lake-S CPU都將是“不鎖頻”的設計，首款預計為銳龍9 9950X3D2。

相關推薦： 1.2.3.4.5.6.7.8.9.10.11.12.13.14.15.16.17.18.19.20.21.22.23.24.25.26.27.28.29.30.